(1) Japanese Patent Application Laid-Open No. 2002-9163 (2002)

"Method of Manufacturing Stacked Poly-Poly (polysilicon-polysilicon)/MOS Capacitor Using SiGe Compound"

This reference corresponds to United States Patent No. 6,507,063 (reference "(2)")

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2002—9163

(P2002-9163A) (43)公開日 平成14年1月11日(2002.1.11)

(51)Int.Cl. 7	識別記号	FI			テーマコート・	(参考)
H01L 21/822		H01L 27/04		C	5F038	
21/8249		27/06	321	A	5F048	
27/04						
27/06	•	• .				

審査請求 有 請求項の数37 OL (全9頁)

	,		
(21)出願番号	特願2001-113510(P2001-113510)	(71)出願人	390009531
		Ì	インターナショナル・ビジネス・マシーン
(22)出願日	平成13年4月12日(2001.4.12)		ズ・コーポレーション
			INTERNATIONAL BUSIN
(31)優先権主張番号	09/551168		ESS MASCHINES CORPO
(32)優先日	平成12年4月17日(2000.4.17)		RATION
(33)優先権主張国	米国 (US)		アメリカ合衆国10504、ニューヨーク州
·			アーモンク (番地なし)
		(74)代理人	100086243
			弁理士 坂口 博 (外2名)
		1	


最終頁に続く

(54) 【発明の名称】SiGe統合機構を使用した積層ダブル・ポリシリコン/MOSコンデンサの作製方法

(57)【要約】

【課題】表面に第1導電型領域が形成された半導体基板を含むBiCMOSデバイスのコンポーネントとして有用な積層ダブル・ポリシリコン/MOSコンデンサを提供すること。

【解決手段】半導体基板上に、第1導電型領域に重なるゲート酸化物が形成される。少なくともゲート酸化層上に、N型ドーバントまたはP型ドーバントでドープされた第1ポリシリコン層が形成される。第1ポリシリコン層上に誘電層が形成される。誘電層上に、第1ポリシリコン層と同じドーバントまたは異なるドーバントでドープされた第2ポリシリコン層が形成される。



【特許請求の範囲】

【請求項1】積層ダブル・ポリシリコン/MOSコンデ ンサであって、

表面に第1導電型領域が形成された半導体基板と、 前記半導体基板上に形成され、前記第1導電型領域に重 なるゲート酸化物と、

少なくとも前記ゲート酸化層上に形成され、N型ドーバ ントまたはP型ドーパントでドープされた第1ポリシリ コン層と、

前記第1ポリシリコン層上に形成された誘電層と、 前記誘電層上に形成され、前記第1ポリシリコン層と同 じドーパントまたは異なるドーパントでドープされた第 2ポリシリコン層と、

を含む、コンデンサ。

【請求項2】前記半導体基板は、Si、Ge、SiG e、GaAs、InAs、InP、Si/SiGe及び Si/SiO₁/Siよりなるグループから選択された 半導体物質である、請求項1記載の積層ダブル・ポリシ リコン/MOSコンデンサ。

【請求項3】前記半導体基板はトレンチ分離領域を含 む、請求項1記載の積層ダブル・ポリシリコン/MOS コンデンサ。

【請求項4】前記第1導電型領域は、ドーバント濃度約 1×10''原子/cm'以上の高ドープ領域である、請 求項1記載の積層ダブル・ポリシリコン/MOSコンデ ンサ。

【請求項5】前記ドーパントはN型ドーパントである、 請求項1記載の積層ダブル・ポリシリコン/MOSコン デンサ。

【請求項6】前記第1ポリシリコン層はドーバント濃度 30 約1×10¹¹原子/cm¹以上である、請求項1記載の 積層ダブル・ポリシリコン/MOSコンデンサ。

【請求項7】前記ドーパント濃度は約1×101 原子/ cm' 乃至約1×10'' 原子/cm' である、請求項6記 載の積層ダブル・ポリシリコン/MOSコンデンサ。

【請求項8】前記第1ポリシリコン層はSiGeを含 む、請求項1記載の積層ダブル・ポリシリコン/MOS コンデンサ。

【請求項9】前記第1ポリシリコン層はN+ポリシリコ ンを含む、請求項1記載の積層ダブル・ポリシリコン/ 40 MOSコンデンサ。

【請求項10】前記第1ポリシリコン層は厚み約100 0 &乃至約2000 &である、請求項1記載の積層ダブ ル・ポリシリコン/MOSコンデンサ。

【請求項11】前記誘電層は、誘電定数が7を超える高 誘電定数物質を含む、請求項1記載の積層ダブル・ポリ シリコン/MOSコンデンサ。

【請求項12】前記誘電層は誘電定数7以下の低誘電定 数物質を含む、請求項1記載の積層ダブル・ポリシリコ ン/MOSコンデンサ。

【請求項13】前記誘電物質は高温酸化物を含む、請求 項1記載の積層ダブル・ポリシリコン/MOSコンデン サ。

【請求項14】前記誘電層は厚み約30A乃至約100 0 Åである、請求項1記載の積層ダブル・ポリシリコン **/MOSコンデンサ。**

【請求項15】前記第2ポリシリコン層はSiGeを含 む、請求項1記載の積層ダブル・ポリシリコン/MOS コンデンサ。

10 【請求項16】前記第2ポリシリコン層はP+SiGe を含む、請求項15記載の積層ダブル・ポリシリコン/ MOSコンデンサ。

【請求項17】前記第2ポリシリコン層はドーパント濃 度約1×10''原子/cm'以上である、請求項1記載 の積層ダブル・ポリシリコン/MOSコンデンサ。

【請求項18】前記ドーパント濃度は約1×101原子 /cm¹乃至約1×10¹¹原子/cm¹である、請求項1 7記載の積層ダブル・ポリシリコン/MOSコンデン #.

20 【請求項19】前記誘電層と前記第2ポリシリコン層の 少なくとも露出側壁上に形成された窒化スペーサを含 む、請求項1記載の積層ダブル・ポリシリコン/MOS コンデンサ。

【請求項20】前記第2ポリシリコン層と前記第1導電 型領域は第1電気ノードに接続され、前記第1ポリシリ コン層は第2電気ノードに接続された、請求項1記載の 積層ダブル・ポリシリコン/MOSコンデンサ。

【請求項21】前記第2ポリシリコン層または前記第1 ポリシリコン層は第1電気ノードに接続され、前記第1 導電型領域は第2電気ノードに接続された、請求項1記 載の積層ダブル・ポリシリコン/MOSコンデンサ。

【請求項22】前記第2ポリシリコン層は前記第1電気 ノードに接続され、前記第2ポリシリコン層はフローテ ィング・ポリシリコン層である、請求項21記載の積層 ダブル・ポリシリコン/MOSコンデンサ。

【請求項23】少なくとも請求項1の積層コンデンサを 含む、BiCMOSデバイス。

【請求項24】少なくとも1つのСМОSデバイスと少 なくとも1つのバイポーラ・デバイスを含む、請求項2 3記載のBiCMOSデバイス。

【請求項25】積層ダブル・ポリシリコン/MOSコン デンサであって、

表面にN+領域が形成された半導体基板と、

前記半導体基板上に形成され、前記N+領域に重なるゲ 一ト酸化物と、

少なくとも前記ゲート酸化層上に形成されたN+ポリシ リコン層と、

前記N+ポリシリコン層上に形成された誘電層と、

前記誘電層上に形成されたP+SiGeポリシリコン層 50 と、

を含む、コンデンサ。

【請求項26】積層ダブル・ポリシリコン/MOSコン デンサを作製する方法であって、

- a) 第1導電型領域を含む半導体基板の表面に、該第1 導電型領域に重なる酸化層を形成するステップと、
- b) 少なくとも前記酸化層上に、N型ドーパントまたは P型ドーパントでドープされた第1ポリシリコン層を形 成するステップと、
- c) 前記第1ポリシリコン層上に誘電層を形成するステ ップと、
- d) 前記誘電層上に、前記第1ポリシリコン層と同じド ーパントまたは異なるドーパントでドープされた第2ポ リシリコン層を形成するステップと、

を含む、方法。

【請求項27】前記酸化層は、CVD、プラズマCV D、及びスパッタリングからなるグループから選択され た付着プロセスにより形成される、請求項26記載の方 法。

【請求項28】前記酸化層は熱成長プロセスにより形成 される、請求項26記載の方法。

【請求項29】前記第1ポリシリコン層は付着プロセス とイオン注入ステップにより形成される、請求項26記 載の方法。

【請求項30】前記第1ポリシリコン層はその場ドービ ング付着プロセスにより形成される、請求項26記載の 方法。

【請求項31】前記誘電層は、高速熱化学蒸着プロセス により形成された高温酸化物である、請求項26記載の 方法。

【請求項32】前記第2ポリシリコン層は付着プロセス 30 とイオン注入ステップにより形成された、請求項26記 載の方法。

【請求項33】前記第2ポリシリコン層はその場ドービ ング付着プロセスにより形成された、請求項26記載の

【請求項34】前記誘電層と前記第2ポリシリコン層の 少なくとも露出側壁上に窒化スペーサを形成するステッ プを含む、請求項26記載の方法。

【請求項35】前記窒化スペーサは、温度約700℃の 高速熱化学蒸着プロセスで形成される、請求項34記載 40 の方法。

【請求項36】配線ステップを含む、請求項26記載の 方法。

【請求項37】並列配線または直列配線のステップを含 む、請求項36記載の方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、BiCMOS、す なわちバイポーラ相補型金属酸化膜半導体(CMOS: complementary metal oxide semiconductor) デバイス に関して、特にコンデンサ部分に積層ダブル・ポリシリ コン (Poly-Poly) /金属酸化膜半導体 (MOS) コン デンサ・コンポーネントが含まれるBiCMOSデバイ スに関する。本発明はまた、処理ステップを様々なBi CMOS統合機構に組み込むことのできる積層ダブル・ ポリシリコン/MOSコンデンサを作製する方法を提供 する。

[0002]

【従来の技術】半導体デバイスの生産では、複雑なアナ 10 ログ/デジタル・サブシステムを1つのチップに統合す るため、CMOS(相補型金属酸化膜半導体)やBiC MOS(バイポーラ・デバイスと相補型金属酸化膜半導 体)の技術が広く利用されている。通常、このようなサ ブシステムでは高精度コンデンサが必要である。

【0003】ダブル・ポリシリコン・コンデンサ、MO Sコンデンサ(拡散ポリシリコン・コンデンサともい う)、ダブル・メタル・コンデンサ等、数種類のコンデ ンサが利用できる。現世代の統合デバイスの高精度コン デンサに対する需要を満たすため、ダブル・ポリシリコ 20 ン・コンデンサがますます用いられるようになってい る。

【0004】ダブル・ポリシリコン・コンデンサは、高 精度にもかかわらず、高コストと理想的コンデンサ特性 の折衷物である。つまり比較的構成しやすく、電気特性 はMOSコンデンサより良好であるが、ダブル・メタル コンデンサには劣る。ただしダブル・メタル・コンデ ンサは、ダブル・ポリシリコン・コンデンサよりはるか に作製が困難である。

【0005】更にダブル・ポリシリコン・コンデンサ は、V-C関係がMOSコンデンサよりリニアであるこ とが知られている。MOSコンデンサの誘電性は、高ド ープ拡散領域上に熱成長した酸化物による。逆にダブル ・ポリシリコン・コンデンサの誘電性は一般に、付着し たCVD酸化物であり、得られる酸化物は、信頼性が求 められるため、熱酸化物で可能な厚みよりも厚くなる。 従って高キャパシタンス値は、一般にはダブル・ポリシ リコン・コンデンサよりMOSコンデンサにみられる。 【0006】ダブル・ポリシリコン・コンデンサに関す る前記の事柄を考慮すると、1単位面積当たりのキャバ シタンスを改良したダブル・ポリシリコン・コンデンサ が開発されれば極めて有益である。この目標は、本発明 によれば、MOSコンデンサ上部にダブル・ポリシリコ ン・コンデンサを積層することにより達成される。この ようなコンデンサは、複合信号や統合信号の用途に極め て有用である。

[0007]

【発明が解決しようとする課題】本発明の目的は、少な くともダブル・ポリシリコン/MOSコンデンサを積層 したBiCMOSデバイスを提供することである。

【0008】本発明の別の目的は、高キャパシタンスが

関連付けられた積層ダブル・ポリシリコン/MOSコン デンサを提供することである。

【0009】本発明の別の目的は、高電圧が関連付けら れた積層ダブル・ポリシリコン/MOSコンデンサを提 供することである。

【0010】更に本発明の別の目的は、既存のBiCM OS処理機構に容易に統合することのできるプロセス・ ステップにより作製可能な積層ダブル・ポリシリコン/ MOSコンデンサを提供することである。

[0011]

【課題を解決するための手段】前記の利点は他の利点を 含めて、本発明によりMOSコンデンサの上部電極をダ ブル・ポリシリコン・コンデンサのベース電極として利 用して、MOSコンデンサ上部にダブル・ポリシリコン ・コンデンサを形成することによって達成される。

【0012】本発明の態様では、前記の特徴を持つ積層 ダブル・ポリシリコン/MOSコンデンサが提供され る。具体的には、本発明の積層ダブル・ポリシリコン/ MOSコンデンサは次を含む。表面に第1導電型の領域 が形成された半導体基板、前記半導体基板上に、前記第 20 1導電型領域に重ねて形成されたゲート酸化物、少なく とも前記ゲート酸化物層上に、N型ドーパントまたはP 型ドーパントでドープされて形成された第1ポリシリコ ン層、前記第1ポリシリコン層上に形成された誘電層、 及び前記誘電層上に、第1ポリシリコン層と同じドーパ ントまたは異なるドーパントでドープされて形成された 第2ポリシリコン層。

【0013】第1ポリシリコン層は、MOSコンデンサ の上部電極として働く他、ダブル・ポリシリコン・コン デンサのベース・プレートつまりベース電極としても働 30 くことに注意されたい。

【0014】本発明の実施例では、第1ポリシリコン層 または第2ポリシリコン層はSiGeを含む。

【0015】本発明のより好適な実施例では、第2ポリ シリコン層はSiGeを含む。

【0016】本発明の別の実施例では、第2ポリシリコ ン層と第1導電型領域は第1電気ノードに接続され、第 1ポリシリコン層は第2電気ノードに接続される。この 並列配線で、本発明の積層ダブル・ポリシリコン/MO Sコンデンサは高キャパシタンス・コンデンサとして働 40 く。なぜなら積層コンデンサ全体のキャパシタンスが、 個々のコンデンサ、つまりMOSコンデンサとダブル・ ポリシリコン・コンデンサのキャパシタンスの合計に等 しいからである。

【0017】更に本発明の別の実施例では、第1ポリシ リコン層または第2ポリシリコン層のコンデンサは、第 1電気ノードに接続され、第1導電型領域は第2電気ノ ードに接続される。この直列配線では、本発明の積層ダ ブル・ポリシリコン/MOSコンデンサは高電圧コンデ パシタンス関係があるからである。

【0018】本発明の積層ダブル・ポリシリコン/MO Sコンデンサは、BiCMOSデバイスのコンポーネン トとして用いられることに注意されたい。従って、本発 明の積層ダブル・ポリシリコン/MOSコンデンサは、 従来の相補型金属酸化膜半導体 (СМОS) デバイス、 バイポーラ・デバイス、コンデンサ、及び通常はBiC MOSデバイス内にある他の同様のデバイスとともに使 用できる。

- 10 【0019】本発明の別の態様は、前記の積層ダブル・ ポリシリコン/MOSコンデンサを作製するプロセスに 関する。本発明のプロセスは、デバイス・コンポーネン トの1つとして少なくとも本発明の積層ダブル・ポリシ リコン/MOSコンデンサを含むBiCMOSデバイス を提供するよう、既存のBiCMOS処理機構に簡単に 実装することができる。具体的には、本発明の方法は次 のステップを含む。
 - a) 第1 導電型の領域を含む半導体基板の表面に、該第 1 導電型領域に重なる酸化層を形成するステップ、
 - b) 少なくとも前記酸化層上に、N型ドーパントまたは P型ドーパントでドープされた第1ポリシリコン層を形 成するステップ、
 - c) 前記第1ポリシリコン層上に誘電層を形成するステ ップ、及び
 - d) 前記誘電層上に、第1ポリシリコン層と同じドーバ ントまたは異なるドーパントでドープされた第2ポリシ リコン層を形成するステップ。

【0020】前記の方法には、ステップd)の後に配線 ステップやパシベーション・ステップを加えることがで きる。配線ステップは並列配線または直列配線を含む。 並列配線のとき、ダブル・ポリシリコン・コンデンサの 上部電極つまり第2ポリシリコン層は、MOSコンデン サのベース・プレートつまり第1導電型の領域に、第1 電気ノードを通して接続され、第1ポリシリコン層は第 2 電気ノードに接続される。直列配線の場合、ダブル・ ポリシリコン・コンデンサの上部電極またはダブル・ポ リシリコン・コンデンサのベース・プレートは第1電気 ノードに、第1導電型領域は第2電気ノードにそれぞれ 接続される。

[0021]

【発明の実施の形態】積層ダブル・ポリシリコン/MO Sコンデンサ及びこれを作製する方法を提供する本発明 について各図を参照して説明する。図中の対応する類似 要素は同様の参照符号により示している。

【0022】図4を参照する。本発明の基本の積層ダブ ル・ポリシリコン/MOSコンデンサが示してある。図 の積層コンデンサは、BiCMOSデバイスの1つのデ バイス領域を表すことに注意されたい。バイポーラ・デ バイス領域とСMOSデバイス領域を含む他のデバイス ンサとして働く。なぜなら2つのコンデンサ間に逆キャ 50 領域は、図4に示す積層ダブル・ポリシリコン/MOS

コンデンサに隣接して形成することができる。簡素化の ため、BiCMOS構造の他のデバイス領域は省略して

【0023】具体的に、図4の積層ダブル・ポリシリコ ン/MOSコンデンサは半導体基板10を含み、基板1 0はトレンチ分離領域14と、基板の2つのトレンチ分 離領域間に形成された第1導電型領域12を含む。トレ ンチ分離領域を図に示し、ここで説明しているが、本発 明は周知の処理方法により作製されるLOCOS (loca l oxidation of silicon) 等、他のタイプの分離領域も 10 対象とする。トレンチ分離領域には、トレンチの下部と 側壁をライニングするライナ物質及び誘電充填物質を加 えることができる。積層ダブル・ポリシリコン/MOS コンデンサはまた、領域12に重なるように基板表面に 形成される酸化層16を含む。少なくとも酸化層16上 に第1ポリシリコン層 (N型ドープまたはP型ドープ) 18が形成される。第1ポリシリコン層18上には誘電 層20が形成され、誘電層20上には第2ポリシリコン 層 (N型ドープまたはP型ドープ) 22が形成される。 図4でオプションのスペーサ24は第2ポリシリコン層 20 22上部及び第2ポリシリコン層22と誘電層20の側 壁上に位置する。オプションのスペーサ24は、付着温 度約700℃の高速熱化学蒸着(RTCVD)法により 形成された窒化スペーサ及び他の方法により形成された 窒化スペーサを含む。

【0024】図4に示した積層コンデンサ構造で、参照 符号12、16及び18はMOSコンデンサのコンポー ネントを、参照符号18、20及び22はダブル・ポリ シリコン・コンデンサのコンポーネントをそれぞれ表 す。参照符号18つまり第1ポリシリコン層は、MOS 30 コンデンサとダブル・ポリシリコン・コンデンサに共有 される共通要素である。第1ポリシリコン層は従って、 MOSコンデンサの上部電極としても、ダブル・ポリシ リコン・コンデンサのペース・プレートとしても働く。 【0025】図4の積層ダブル・ポリシリコン/MOS コンデンサを作製する方法及び物質について詳しく説明 **する。図1は、本発明のステップa)で採用できる初期** 半導体構造を示す。具体的には、図1の初期構造はトレ ンチ分離領域14と第1導電型領域(つまり高ドープ拡 散領域) 12を持つ半導体基板10を含む。用語"高ド ープ"は約1×10¹原子/cm¹以上のドーパント濃度 を指し示す。領域12のドーパントは、どのようなデバ イスの作製が求められるかにより、N型ドーパントまた はP型ドーパントになる。本発明の好適実施例では、領 域12は重ドープN+領域である。図1の構造はまた、 第1導電型領域に重なるよう基板表面に形成された酸化 層16を含む。

【0026】基板10は、Si、Ge、SiGe、Ga As、InAs、InP、他の全てのIII-V化合物

iGe、Si/SiO,/Si(SOI)等、同じ半導 体物質または異なる半導体物質を含む積層基板も本発明 の対象である。これら半導体物質のうち、基板はSiで 構成するのが望ましい。基板は最終的構造のBiCMO Sに想定する、MOSデバイスの種類に応じてP型基板 またはN型基板になる。

【0027】酸化層16を除く図1の構造は、従来の周 知のステップにより形成される。例えば領域12は従来 のイオン注入により、トレンチ分離領域14は従来の周 知のトレンチ分離法によりそれぞれ形成される。このよ うな処理ステップは周知の技術であり、詳細な説明は省 略する。ダブル・ポリシリコン/MOSコンデンサを形 成する次の処理ステップは、BiCMOSデバイスの作 製時であればいつでも採用できることに注意されたい。 すなわち、本発明の積層ダブル・ポリシリコン/MOS コンデンサを作製する次のステップは、プロセスの任意 のステップ中、従来技術の任意のBiCMOS処理機構 に統合することができる。

【0028】酸化層16は、化学蒸着(CVD)、プラ ズマCVD、スパッタリング等、従来の付着プロセスに より基板表面に形成される。また熱成長も可能である。 【0029】酸化層の形成に続いて、第1ポリシリコン 層18(図2参照)が酸化層16上に形成される。従っ て、第1ポリシリコン層は酸化層を囲むように、つまり カプセル化するように形成される。第1ポリシリコン層 18は重ドープ層である。具体的には、第1ポリシリコ ン層18は濃度約1×10''原子/cm'乃至約5×1 0''原子/cm'以上のN型ドーパントまたはP型ドー パントを含む。第1ポリシリコン層のドーパント濃度 は、好適には約1×20''原子/cm'乃至約1×10 ''原子/cm'である。本発明の実施例で、第1ポリシ リコン層はSiGeを含む。本発明の別の実施例では第 1ポリシリコン層は重ドープN+層である。

【0030】図2に示す第1ポリシリコン層は、CV D、プラズマCVD、スパッタリング、スピンオン・コ ーティング、蒸着、他の同様の付着プロセス等、従来技 術で周知の付着方法により形成される。ドーピングは従 来のイオン注入ステップにより、ポリシリコン層の付着 後に行える。また従来のドーピング付着プロセスにより その場で行うこともできる。ポリシリコン層の (ドープ または非ドープ)形成後、ポリシリコン層を、リソグラ フィ、エッチング等、従来のパターン法により任意にパ ターン化することができる。プロセスのこの時点で行わ れるエッチング・ステップは、SiО, に比べてポリシ リコンの除去時に選択性が高い反応性イオン・エッチン グ(RIE)プロセスである。この時点で、化学的湿式 エッチング・プロセスにより酸化層16の露出部分を取 り除くことができる。

【0031】第1ポリシリコン層18の厚みは、本発明 半導体等、任意の複合半導体から構成される。Si/S 50 には重要ではないが、通常は約1000A乃至約200

0 Åである。ここでも、第1ポリシリコン層はMOSコンデンサの上部電極及びダブル・ポリシリコン・コンデンサのベース・ブレートとしてあることを強調しておきたい。

【0032】本発明の次のステップを図3に示す。具体的には、図3は第1ポリシリコン層18表面上の誘電層20の形成を示す。誘電層は、CVD、プラズマCVD、スパッタリング、蒸着、スピンオン・コーティング等、従来の付着方法により形成される。本発明の誘電層20としては、第1ポリシリコン層と第2ポリシリコン 間間の誘電体として働く任意の物質を採用できる。誘電体は、高誘電定数物質(k>7)または低誘電定数物質(k>7)または低誘電定数物質(k>7)または低誘電定数物質の例として、SiO、Si、N、ポリアミド、ポリイミド、Si含有ポリマ、チタン酸パリウム・ストロンチウム、TiO、Ta、O、他の同様の誘電物質等があ

【0033】本発明の実施例では、誘電層20は、2000年2月24日付米国特許出願第09/512721号に述べられているプロセスにより形成されるような高 20温酸化物である。高温酸化物は、具体的には該米国特許出願に述べられている高速熱CVDプロセスにより形成される。

【0034】誘電層の厚みは、後に作製されるデバイスの要求キャバシタンスによる。通常、誘電層20の厚みは約30Å乃至約1000Å、好適には約100Å乃至約200Åの範囲である。

【0035】次に、図4に示すように、誘電層20上に第2ポリシリコン層22が形成される。第2ポリシリコン層22が形成される。第2ポリシリコン層22は、第1ポリシリコン層18と同様、濃度約1 30×10¹¹原子/cm¹以上のN型ドーパントまたはP型ドーパントを含む重ドープ層である。第2ポリシリコン層のドーパント濃度はより好適には、約1×10¹¹原子/cm¹乃至約1×20¹¹原子/cm¹である。第2ポリシリコン層のドーパントは第1ポリシリコン層と同じドーパントでも異なるドーパントでもよい。第2ポリシリコン層のドーパントは、本発明の好適実施例では第1ポリシリコン層のドーパントと異なる。第2ポリシリコン層は、本発明のより好適な実施例では(N型ドープまたはP型ドープの)SiGeを含む。また本発明の別の実 40 施例の第2ポリシリコン層は重P+SiGe層である。

【0036】図4の第2ポリシリコン層は、CVD、プラズマCVD、スパッタリング、スピンオン・コーティング、蒸着、他の同様な付着プロセス等、従来の周知の付着法により形成される。ドーピングは、ポリシリコン層の付着後に、従来のイオン注入ステップにより行える。またその場ドーピング付着プロセスにより、その場でドーピングを行ってもよい。第2ポリシリコン層の(ドープまたは非ドープ)形成後、リソグラフィ、エッチング等、従来のパターン化法によりポリシリコン層を50

任意パターン化することができる。プロセスのこの時点で行うエッチング・ステップは、誘電物質に比べて、ポリシリコンの除去時に選択性が高い。

【0037】第2ポリシリコン層の厚みは本発明には重要ではなく、第1ポリシリコン層と同じでよく、異なる厚みでもよい。具体的には、第2ポリシリコン層の厚みは、約500Å乃至約3000Åである。第2ポリシリコン層はダブル・ポリシリコン・コンデンサの上部電極であることに注意されたい。

0 【0038】図4はまた、従来の付着法とエッチングにより形成されるオプションの窒化スペーサ24を示す。 オプションの窒化スペーサはまた、RTCVD法により 形成することもできる。その場合付着温度は約700℃ である。本発明のこの時点で行われるエッチング・ステップは、ポリシリコンに比べて窒化物の除去時に選択性 が高い。

【0039】積層ダブル・ポリシリコン/MOSコンデンサの形成後、BiCMOSデバイスの他の領域を作製する他の処理ステップを実行できる。

【0040】図4の積層コンデンサは、当業者には周知の従来の配線方法により、大容量コンデンサまたは高電圧コンデンサを形成するよう配線することができる。具体的には、第2ポリシリコン層22と領域12を第1電気ノードに接続し、第1ポリシリコン層(例えば層18)を接続することによって大容量コンデンサを形成できる。この並列配線で、積層コンデンサのキャバシタンスは、MOSコンデンサとダブル・ポリシリコン・コンデンサのキャバシタンスの合計に等しくなる。

【0041】また高電圧コンデンサは、第2ポリシリコン層22または第1ポリシリコン層18を第1電気ノードに接続し、MOSコンデンサのベース・ブレートつまり領域12を第2電気ノードに接続することによって形成することができる。好適実施例では、第2ポリシリコン層22は第1電気ノードに接続され、領域12は第2電気ノードに接続され、第1ポリシリコン層18はフローティング・ポリシリコン層になる。このような直列配線のキャバシタンスは、2つのコンデンサ間で逆の関係になり、得られる積層コンデンサは、いずれかのコンデンサが個別に用いられる場合より高い電圧用途に採用することができる。

【0042】本発明について、特に好適実施例を挙げて 説明したが、当業者には明らかなように、本発明の主旨 と範囲から逸脱することなく、形式と詳細について前記 及び他の変形が可能である。従って本発明は、ここに説 明した通りの形式と詳細に限定されることはなく、特許 請求の範囲内にあるとみなされる。

【0043】まとめとして、本発明の構成に関して以下の事項を開示する。

【0044】(1)積層ダブル・ポリシリコン/MOS

12

コンデンサであって、表面に第1導電型領域が形成された半導体基板と、前記半導体基板上に形成され、前記第1導電型領域に重なるゲート酸化物と、少なくとも前記ゲート酸化層上に形成され、N型ドーパントまたはP型ドーパントでドープされた第1ポリシリコン層と、前記第1ポリシリコン層とに形成された誘電層と、前記誘電層上に形成され、前記第1ポリシリコン層と同じドーパントまたは異なるドーパントでドープされた第2ポリシリコン層と、を含む、コンデンサ。

- (2) 前記半導体基板は、Si、Ge、SiGe、Ga 10 As、InAs、InP、Si/SiGe及びSi/S iO₁/Siよりなるグループから選択された半導体物 質である、前記(1) 記載の積層ダブル・ポリシリコン /MOSコンデンサ。
- (3) 前記半導体基板はトレンチ分離領域を含む、前記
- (1) 記載の積層ダブル・ポリシリコン/MOSコンデ ンサ。
- (4) 前記第1導電型領域は、ドーパント濃度約1×1 01 原子/cm 以上の高ドープ領域である、前記
- (1) 記載の積層ダブル・ポリシリコン/MOSコンデ 20 ダブル・ポリシリコン/MOSコンデンサ。 ンサ。 (21) 前記第2ポリシリコン層または前記
- (5) 前記ドーパントはN型ドーパントである、前記
- (1) 記載の積層ダブル・ポリシリコン/MOSコンデンサ。
- (6) 前記第1ポリシリコン層はドーバント濃度約1× 10''原子/cm'以上である、前記(1)記載の積層 ダブル・ポリシリコン/MOSコンデンサ。
- (7) 前記ドーパント濃度は約1×10¹⁰原子/cm¹ 乃至約1×10¹¹原子/cm¹である、前記(6)記載の積層ダブル・ポリシリコン/MOSコンデンサ。
- (8) 前記第1ポリシリコン層はSiGeを含む、前記
- (1) 記載の積層ダブル・ポリシリコン/MOSコンデンサ。
- (9) 前記第1ポリシリコン層はN+ポリシリコンを含む、前記(1)記載の積層ダブル・ポリシリコン/MO Sコンデンサ。
- (10) 前記第1ポリシリコン層は厚み約1000A乃 至約2000Aである、前記(1) 記載の積層ダブル・ ポリシリコン/MOSコンデンサ。
- (11) 前記誘電層は、誘電定数が7を超える高誘電定 40 数物質を含む、前記(1) 記載の積層ダブル・ポリシリコン/MOSコンデンサ。
- (12) 前記誘電層は誘電定数7以下の低誘電定数物質を含む、前記(1) 記載の積層ダブル・ポリシリコン/MOSコンデンサ。
- (13) 前記誘電物質は高温酸化物を含む、前記(1) 記載の積層ダブル・ポリシリコン/MOSコンデンサ。
- (14) 前記誘電層は厚み約30Å乃至約1000Åである、前記(1) 記載の積層ダブル・ポリシリコン/M OSコンデンサ。

- (15) 前記第2ポリシリコン層はSiGeを含む、前記(1) 記載の積層ダブル・ポリシリコン/MOSコンデンサ。
- (16) 前記第 2 ポリシリコン層はP+SiGeを含む、前記(15) 記載の積層ダブル・ポリシリコン/MOSコンデンサ。
- (17) 前記第2ポリシリコン層はドーパント濃度約1×101 原子/cm 以上である、前記(1)記載の積層ダブル・ポリシリコン/MOSコンデンサ。
- (18) 前記ドーパント濃度は約1×10''原子/cm' '乃至約1×10''原子/cm'である、前記(17)記 載の積層ダブル・ポリシリコン/MOSコンデンサ。
- (19)前記誘電層と前記第2ポリシリコン層の少なくとも露出側壁上に形成された窒化スペーサを含む、前記(1)記載の積層ダブル・ポリシリコン/MOSコンデンサ。
- (20) 前記第2ポリシリコン層と前記第1導電型領域 は第1電気ノードに接続され、前記第1ポリシリコン層 は第2電気ノードに接続された、前記(1)記載の積層 ダブル・ポリシリコン/MOSコンデンサ。
- (21)前記第2ポリシリコン層または前記第1ポリシリコン層は第1電気ノードに接続され、前記第1導電型領域は第2電気ノードに接続された、前記(1)記載の積層ダブル・ポリシリコン/MOSコンデンサ。
- (22)前記第2ポリシリコン層は前記第1電気ノード に接続され、前記第2ポリシリコン層はフローティング ・ポリシリコン層である、前記(21)記載の積層ダブ ル・ポリシリコン/MOSコンデンサ。
- (23) なくとも前記(1)の積層コンデンサを含む、30 BiCMOSデバイス。
 - (24) 少なくとも 1つの CMOS デバイスと少なくとも 1つのバイポーラ・デバイスを含む、前記(23)記載のBiCMOS デバイス。
 - (25) 積層ダブル・ポリシリコン/MOSコンデンサであって、表面にN+領域が形成された半導体基板と、前記半導体基板上に形成され、前記N+領域に重なるゲート酸化物と、少なくとも前記ゲート酸化層上に形成されたN+ポリシリコン層と、前記N+ポリシリコン層上に形成された誘電層と、前記誘電層上に形成されたP+SiGeポリシリコン層と、を含む、コンデンサ。
 - (26)積層ダブル・ポリシリコン/MOSコンデンサを作製する方法であって、
 - a) 第1導電型領域を含む半導体基板の表面に、該第1 導電型領域に重なる酸化層を形成するステップと、
 - b) 少なくとも前記酸化層上に、N型ドーパントまたは P型ドーパントでドープされた第1ポリシリコン層を形 成するステップと、
 - c) 前記第1ポリシリコン層上に誘電層を形成するステップと、
- 50 d) 前記誘電層上に、前記第1ポリシリコン層と同じド

14

ーパントまたは異なるドーパントでドープされた第2ポリシリコン層を形成するステップと、を含む、方法。

(27) 前記酸化層は、CVD、プラズマCVD、及びスパッタリングからなるグループから選択された付着プロセスにより形成される、前記(26)記載の方法。

(28) 前記酸化層は熱成長プロセスにより形成される、前記(26) 記載の方法。

(29) 前記第1ポリシリコン層は付着プロセスとイオン注入ステップにより形成される、前記(26)記載の方法。

(30) 前記第1ポリシリコン層はその場ドーピング付着プロセスにより形成される、前記(26)記載の方法。

(31)前記誘電層は、高速熱化学蒸着プロセスにより 形成された高温酸化物である、前記(26)記載の方 法。

(32) 前記第2ポリシリコン層は付着プロセスとイオン注入ステップにより形成された、前記(26) 記載の方法。

(33) 前記第2ポリシリコン層はその場ドーピング付 20 着プロセスにより形成された、前記 (26) 記載の方 注

(34)前記誘電層と前記第2ポリシリコン層の少なくとも露出側壁上に窒化スペーサを形成するステップを含む、前記(26)記載の方法。

(35) 前記窒化スペーサは、温度約700℃の高速熱化学蒸着プロセスで形成される、前記(34) 記載の方法。

(36) 配線ステップを含む、前記 (26) 記載の方法。

(37) 並列配線または直列配線のステップを含む、前

記(36)記載の方法。

【図面の簡単な説明】

【図1】本発明の積層ダブル・ポリシリコン/MOSコンデンサを作製する本発明の処理ステップを示す図である。BiCMOSデバイスのコンデンサ領域のみ示してあり、バイポーラ・デバイス領域とCMOSデバイス領域は見やすさのため省略してある。

【図2】本発明の積層ダブル・ポリシリコン/MOSコンデンサを作製する本発明の処理ステップを示す図である。BiCMOSデバイスのコンデンサ領域のみ示してあり、バイポーラ・デバイス領域とCMOSデバイス領域は見やすさのため省略してある。

【図3】本発明の積層ダブル・ポリシリコン/MOSコンデンサを作製する本発明の処理ステップを示す図である。BiCMOSデバイスのコンデンサ領域のみ示してあり、バイポーラ・デバイス領域とCMOSデバイス領域は見やすさのため省略してある。

【図4】本発明の積層ダブル・ポリシリコン/MOSコンデンサを作製する本発明の処理ステップを示す図である。BiCMOSデバイスのコンデンサ領域のみ示してあり、バイポーラ・デバイス領域とCMOSデバイス領域は見やすさのため省略してある。

【符号の説明】

10 基板

12 領域

14 トレンチ分離領域

16 酸化層

18 第1ポリシリコン層


20 誘電層


30 22 第2ポリシリコン層

24 スペーサ

【図1】

【図2】





フロントページの続き

- (72)発明者 ダグラス・ディ・クールバーグ アメリカ合衆国05452、パーモント州エセ ックス・ジャンクション、セージ・サーク ル 21
- (72)発明者 ジェームス・スチュアート・ダン アメリカ合衆国05465、パーモント州ジェ リコー、オアー・ロード 75
- (72)発明者 ステファン・アーサー・セント・オンジ アメリカ合衆国05446、パーモント州コル チェスター、プアー・ファーム・ロード 94
- Fターム(参考) 5F038 AC05 AC10 AC17 5F048 AC05 AC10 BG01 BG13